Prova di ASDI – 8 gennaio 2025

Un sistema è composto da due nodi, A e B. A contiene una ROM di 8 locazioni da 4 bit e un registro RA parallelo-serie di 4 bit. B contiene un registro RB serie-serie (registro a scorrimento), un riconoscitore di sequenze e un contatore mod-8.
All'arrivo di un segnale di *start*, A inizia a scandire le locazioni della ROM, una alla volta; ogni valore letto dalla ROM viene copiato nel registro RA e inviato a B mediante un protocollo di handshaking effettuato bit a bit. B riceve i bit serialmente nel registro RB e li inoltra in input al riconoscitore di sequenze, che fornisce uscita alta se la sequenza ricevuta è pari a "0101" (sequenze non sovrapposte). Ogni volta che il riconoscitore da uscita alta, B incrementa il contatore interno. Al termine dell'invio delle 8 sequenze, A ritorna in uno stato di idle in attesa di un nuovo start.

1. Si disegni l'**architettura complessiva del sistema** tramite un diagramma a blocchi, identificando parte operativa e parte di controllo di ciascun nodo. Ogni nodo deve essere progettato seguendo un **approccio strutturale**, individuando tutti i componenti, le loro interfacce e le loro interconnessioni. Per favorire la leggibilità è possibile omettere alcuni fili di collegamento nel disegno purché si specifichino i segnali nelle interfacce.
2. **Si progettino le unità di controllo di A** e **B** evidenziando gli stati, gli ingressi e le uscite negli automi risultanti. E' obbligatorio specificare la tempificazione che si intende dare alle macchine (fronte attivo del clock, tempificazione dei segnali di READ/WRITE su registri e memorie).
3. Si progetti il **riconoscitore di sequenze** mediante un automa a stati finiti;
4. Si progetti il **registro RB a scorrimento** fornendo l'architettura e la tempificazione.
5. Si fornisca **l'implementazione in VHDL dell'automa di A** e di un registro a scorrimento di 4 bit (behavioral)**.**

Prova di ASDI – 8 gennaio 2025

Un sistema è composto da due nodi, A e B. A contiene una ROM di 8 locazioni da 4 bit e un registro RA parallelo-serie di 4 bit. B contiene un registro RB serie-serie (registro a scorrimento), un riconoscitore di sequenze e un contatore mod-8.
All'arrivo di un segnale di *start*, A inizia a scandire le locazioni della ROM, una alla volta; ogni valore letto dalla ROM viene copiato nel registro RA e inviato a B mediante un protocollo di handshaking effettuato bit a bit. B riceve i bit serialmente nel registro RB e li inoltra in input al riconoscitore di sequenze, che fornisce uscita alta se la sequenza ricevuta è pari a "0101" (sequenze non sovrapposte). Ogni volta che il riconoscitore da uscita alta, B incrementa il contatore interno. Al termine dell'invio delle 8 sequenze, A ritorna in uno stato di idle in attesa di un nuovo start.

1. Si disegni l'**architettura complessiva del sistema** tramite un diagramma a blocchi, identificando parte operativa e parte di controllo di ciascun nodo. Ogni nodo deve essere progettato seguendo un **approccio strutturale**, individuando tutti i componenti, le loro interfacce e le loro interconnessioni. Per favorire la leggibilità è possibile omettere alcuni fili di collegamento nel disegno purché si specifichino i segnali nelle interfacce.
2. **Si progettino le unità di controllo di A** e **B** evidenziando gli stati, gli ingressi e le uscite negli automi risultanti. E' obbligatorio specificare la tempificazione che si intende dare alle macchine (fronte attivo del clock, tempificazione dei segnali di READ/WRITE su registri e memorie).
3. Si progetti il **riconoscitore di sequenze** mediante un automa a stati finiti;
4. Si progetti il **registro RB a scorrimento** fornendo l'architettura e la tempificazione.
5. Si fornisca **l'implementazione in VHDL dell'automa di A** e di un registro a scorrimento di 4 bit (behavioral)**.**



TEMPIFICAZIONE: UC e UO ↑




UCB
Req=0
IDLE
en4=0
enf=0
Req=1
RICEVI
shift=1
Req=1
RISPONDI
shift=0
Ack=1
Req=0
CHIUDI
Ack=0
en4=1
cont4="11"
cont4 != "11"
AVVIA RICONOSCITORE
EN=1
en4=0
cont4 != "11"
RICONOSCITORE
shift=1
en4=1
cont4 = "11"
CHECK
EN=0
if y=1
enf=1